작성일 : 18-11-09 16:00
UST 안흘비 석박사 통합과정 학생, 3차원 비파괴 측정 기술 개발
 글쓴이 : happy
조회 : 5  
전자회로 샘플의 손실 없이 제품의 검사가 가능해질 전망이다. 

안흘비 UST 학생의 'TSV(Through-Silicon Vias)' 관련 논문이 '사이언티픽리포트'에 게재됐다. <사진=UST제공 >안흘비 UST 학생의 'TSV(Through-Silicon Vias)' 관련 논문이 '사이언티픽리포트'에 게재됐다. <사진=UST제공>
UST(과학기술연합대학원대학교·총장 문길주)는 안흘비 석박사 통합과정 학생새로운 관통전극(TSV·Through-Silicon Vias) 기술이 개발'사이언티픽리포트'에 논문이 게재됐다고 7일 밝혔다.

관통전극 기술은 전기신호를 수직 방향으로 전달하는 기술이다. 기존 와이어 방식보다 전송 거리가 줄어 동작 속도는 빨라지고 소비전력은 줄어드는 게 특징이다. 3차원 측정 방식으로 보다 효율적인 비파괴 측정이 가능해진다.

'하이브라드 비파괴 측정 방법'의 논문은 '사이언티픽리포트'에 게재됐다. 이번 연구는 적층식 회로의 관통전극 측정을 비파괴 방식으로 바꿔 회로 작동에 드는 시간과 비용을 획기적으로 줄일 수 있다. 이 기술로 적층형 반도체 생산 공정에서 샘플 회로를 손실 없이 검사할 수 있게 됐다.

안흘비 UST 학생 "차세대 반도체 적층 소자의 미세 형상 측정 기술을 지속적으로 연구할 것"이라며 "반도체 분야의 검사계측 핵심 기술 개발과 측정 표준 확립에 기여할 수 있도록 노력하겠다"고 말했다.

적층식 전자회로, 출고전 오류 100%잡는다

2018년 11월 07일 15:47

GIB 제공

게티이미지뱅크 제공

국내 대학에 다니는 대학원생이 스마트폰과 같은 전자기기에 사용되는 ‘적층식 전자회로를 손쉽고 빠르게 전수 검사하는 기술을 개발했다. 

 

과학기술연합대학원대학교(UST)는 한국표준과학연구원(표준연) 캠퍼스에서 측정과학을 전공하던 안흘비 석박사통합과정 연구원‘관통전극(TSV)을 이용한 삼차원 형상 측정방법’을 개발했다고 7일 밝혔다. UST학생은 국내 정부출연연구기관을 캠퍼스로 삼아 연구현장에서 공부하며 학위를 받는다. 안 학생은 표준연 기반표준본부 진종한 책임연구원이 지도교수를 맡았다.

 

TSV는 적증식 전자회로에 미세한 구멍을 뚫어 회로를 연결하는 기술이다. 전송 거리가 줄어 동작 속도는 빨라지고, 소비전력은 줄어드는 장점이 있다. 그러나 회로가 입체적으로 구성돼 검사가 어려워지는 것이 단점이었다. 현재는 대량생산된 전자회로 중 몇 개의 샘플을 꺼내 표면을 뜯어내 내부를 검사한다. 이 방법은 불량을 완전히 걸러내지 못할뿐더러 샘플 손실 비용도 문제가 됐다.

 

안 연구원은 회로를 뜯지 않고 TSV를 검사하는 방법을 찾아냈다. 광학현미경과 공초점현미경, 분광간섭계를 동시에 사용해 TSV의 모양을 입체적으로 측정하는 방법을 알아냈다. 모든 적층형 반도체생산 공정에 적용할 수 있으며, 샘플을 골라내 뜯어볼 필요 없이 모든 제품에 대한 고속 전수검사가 가능하다. 공정 마지막 단계에 추가하면 모든 생산제품을 출고 전 자동으로 검사하는 것이 가능해 불량률을 큰 폭으로 낮출 수 있을 것으로 기대된다.

 

안 연구원은 “앞으로도 차세대 반도체 소자의 미세형상 측정 기술을 계속 연구해 나갈 것”이라며 “반도체 분야의 검사계측 핵심 기술 개발 및 측정 표준 확립에 기여할 수 있도록 노력하겠다”고 말했다.

 

이 연구성과는 과학저널 ‘네이처’가 발행하는 온라인 학술지 ‘사이언티픽리포트’ 10월 26일에 게재됐다.
 

안 연구원의 연구결과를 담은 논문. 사이언티픽 리포트 제공.
안 연구원의 연구결과를 담은 논문. 사이언티픽 리포트 제공.

 

  • 전승민 기자 enhanced@donga.com